信息存储系统教育部重点实验室 English Version

博士生冯雅植的论文被ICCD 2017会议录用

点击次数:发布时间:2017-10-24 16:41作者:

实验室博士生冯雅植的论文“Using Disturbance Compensation and Data Clustering (DC)^2 to Improve Reliability and Performance of 3D MLC Flash Memory”被第35届计算机设计国际会议(35th IEEE International Conference on Computer Design (ICCD 2017))作为长文全文录用。

NAND闪存以其大容量、高密度、高带宽、低延迟的特性,成为新型的非易失存储器中最杰出的替代传统外存的解决方案。然而,随着工艺尺寸的不断减小到十几纳米,其在性能和可靠性方面带来了严峻的挑战。面对这种情况,为了进一步增加NAND闪存芯片的总体比特存储密度,三维结构(3D NAND)闪存的方案就被提出。但3D NAND面临的两个严峻的问题就是编程干扰和大块问题。编程干扰问题主要来源于单元间的耦合效应,它会影响闪存单元的阈值电压向坐标轴正向偏移。我们注意到闪存单元的写入也是将闪存单元的阈值电压增加的过程。两者的一致性启发我们可以利用编程干扰本身来缓解干扰问题。并针对3D结构,进一步设计了相应的优化方案,提高可靠性。

博士生冯雅植在冯丹教授和童薇老师的指导下,提出了电压补偿和数据聚类的方法来分别解决3D NAND的可靠性问题和性能问题。电压补偿方案的基本思想是在闪存编程之初,将阈值电压编程到未饱满的状态,为随后的干扰预留一部分电压空间。预留的电压根据定量地计算3D NAND各个方向对干扰单元造成阈值电压偏移的值来确定。这样随后的干扰就会将单元的阈值电压补偿到理想的状态。另外,根据3D结构与平面的不同,设计了读电压偏移和人为补偿两个方案,可以进一步的提高三维结构下单元的可靠性。数据聚类方案的基本思想是将闪存空间分为多个分配队列,每个分配队列放置不同更新次数的数据,这样做的好处是能使垃圾回收时,迁移的有效页最少,从而提升性能。实验结果表明,我们的方案可以减少82%的比特错误率,减少31.2%的写放大,22.2%的响应延迟和14.6%的擦除操作。

ICCD国际计算机设计大会是计算机设计的首要会议之一。本届ICCD共收录长文75篇,短文35篇。


Top